● 高性能PCB設計

• - 高性能的PCB設計概述
• - 高速-“路”分析到“場”分析
• - 高密 - 新技術層出不窮
• - 一博科技的高性能PCB方案

從概念方面來介紹高性能PCB設計的一些新技術。概述了PCB的設計發展歷程，講述在當前高速、高密、超多層的設計環境下，PCB設計需要面對的新問題，以及應對這些問題的新技術。

● 建立新的高速串行總線設計規則

• - 現有設計規則
• - 深入理解 “損耗”
• - 詳細介紹“反射”
• - “模態轉換”

介紹設計規則本身的局限性，以及在10G+時代人們在設計上的注意點應該放在那些地方，如何去更好的去把握設計的重點。

● 反射詳解– 反射問題從入門到進階

• - 概述
• - 從路的角度理解反射
• - 從場出來介紹反射
• - 案例分析

介紹信號完整性中反射的基本原理，常見的誤區，以及不同諧波的反射對信號本身的影響；并且通過一些案例，講述在面對不可避免的反射時，如何將風險降低。

● 小型化設計的實現與應用

• - 小型化設計概述
• - HDI技術及ANYLAYER（任意階）技
• - 埋阻、埋容和埋入式元器件
• - HDI技術在高速設計中的應用以及仿真方法

目前設計的趨勢是功能越來越多，尺寸越來越小，這勢必會推進小型化設計技術的發展，本主題主要從HDI、任意階技術及埋阻埋容等技術分析，詳述目前常用的技術與方法，及應用的注意事項。

● 高速串行總線的設計和仿真詳解

• - 高速串行總線簡介
• - 高速串行總線PCB設計的部分經驗法則
• - 高速串行總線仿真展示
• - 高速串行總線測試驗證

主要對5Gbps以上的高速串行總線的設計要點及注意事項進行經驗分享，同時展示了部分通道優化及仿真測試驗證案例。

● 電源完整性設計與仿真

• - 電源完整性概述
• - 直流電壓跌落
• - 頻域電源完整性
• - 時域電源完整性

電源完整性掃盲型話題，對電源完整性以及造成電源完整性問題的原因做了簡單介紹，再分別從直流壓降、交流電源PDN、時域、頻域等方面講解了電源完整性的一些基本概念以及仿真實現方法。

● DDR3設計與仿真

• - DDR3概述
• - DDR3信號分組
• - DDR3拓撲結構
• - DDR3時序和布線

從DDR3的簡單介紹到成功實現，圍繞工程師聽得懂的拓撲、信號分組、等長繞線等角度深入講解了DDR3的設計注意事項和成功案例。

● 阻抗控制從入門到進階

• - 阻抗控制與反射基本概念
• - 阻抗計算方法
• - 阻抗測試方法
• - 層疊案例展示與剖析

該話題從信號完整性的角度講述了為什么要進行阻抗與疊層設計，并以大量實例講解了如何進行疊層設計和阻抗控制，同時介紹了阻抗的正確測試方法。

● 反射、串擾、端接、拓撲

• - 什么是信號完整性
• - 阻抗控制與反射基本理論
• - 串擾的基本理論以及設計注意事項
• - 端接與拓撲選擇詳解

該話題主要介紹信號完整性里面一些最基礎的概念，也是設計人員最最關注的一些話題，如阻抗控制和反射基本理論、串擾的基本理論及設計注意事項，拓撲與端接選擇等；深入淺出的理論聯系實際案例來講解信號完整性的基礎知識。

● 高速電路仿真測試聯合分析方法

• - 仿真與測試的準確性
• - 高速串行總線的仿真與測試
• - DDRX的仿真與測試
• - 電源及噪聲的仿真與測試
• - 仿真與測試總結

該話題主要討論大家普遍關心的DDR3、電源噪聲以及高速串行信號如PCIE等到底要如何測試才能保證準確性，從而幫助問題的定位與解決。

● DDR3/DDR4設計與仿真

• - DDR3/4概述
• - DDR3/4拓撲結構
• - DDR3/4設計關鍵點
• - 部分案例及仿真驗證

該話題本著一博自身的設計經驗，在DDR3/DDR4上的技術積累，將從DDR3/DDR4的新功能，設計注意事項及仿真測試驗證上分享DDR3/DDR4的設計成功經驗。

● 高速電路設計典型案例分享

• - 串擾案例
• - 多分復用案例
• - DDRx案例
• - 常見設計問題

本話題理論聯系實際，從一些案例中總結工程師經常容易犯的錯誤如跨分割、等長等導致的阻抗不連續、串擾及時序問題，從而指導工程師如何避開設計風險，更大可能的使產品第一次就成功。

● PCB設計十大誤區

本話題理論結合實際，把這些設計中我們耳熟能詳的規則進行解釋，讓大家了解這些規則背后的原理，在設計的時候才能合理運用。

話題從電源完整性展開，闡述電容在設計中的作用，以及電容容值選擇，Fun out 技巧，電容位置，安裝電感等話題，同時引出平板電容及Die電容的作用。

第二部分：講解高速串行總線的布線細節問題，并結合案例。

第三部分：闡述了串擾、包地等，結合仿真測試結果，提供設計建議。